COPY OF PAPERS ORIGINALLY FILED

P6495a

PATENT

TATES PATENT AND TRADEMARK OFFICE

Inventors:

Yoshiaki Mori, et al.

Group Art Unit:

Not Yet Assigned

Serial No.:

10/026,286

Examiner:

Not Yet Assigned

Filed:

December 20, 2001

Title:

PATTERN FORMING METHOD AND APPARATUS USED FOR

SEMICONDUCTOR DEVICE, ELECTRIC CIRCUIT, DISPLAY MODULE, AND

LIGHT EMITTING DEVICE

CERTIFICATE OF MAILING

I hereby certify that this correspondence and the documents referred to as attached herein are being deposited with the United States Postal Service on this date in an envelope as "First Class Mail" service addressed to the Assistant Commissioner for Patents, Washington, DC 20231.

Date: January 14 2002

SUBMISSION OF PRIORITY DOCUMENT

Assistant Commissioner for Patents Washington, D.C. 20231

Sir:

Enclosed is the certified copy of the Japanese patent application listed below. The claim of priority under 35 USC §119 in the above-identified application is based on this Japanese patent application.

Japanese Patent Applications

Number

Date Filed

2000-390166

December 22, 2000

Respectfully submitted,

Mark P. Watson

Attorney for Applicants Registration No. 31,448

Please address all correspondence to: Epson Research and Development, Inc. **Intellectual Property Department** 150 River Oaks Parkway, Suite 225 San Jose, CA 95134

Customer No. 20178 Phone: (408) 952-6000 Fax: (408) 954-9058

Date: January 14, 2002



本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2000年12月22日

出願番号 Application Number:

特願2000-390166.

COPY OF PAPERS ORIGINALLY FILED

出 願 人 Applicant(s):

セイコーエプソン株式会社

CERTIFIED COPY OF PRIORITY DOCUMENT

2001年10月26日



特許庁長官 Commissioner, Japan Patent Office 及川耕



出証番号 出証特2001-3094491

特2000-390166

【書類名】

特許願

【整理番号】

P1914EP

【提出日】

平成12年12月22日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 21/02

G03F 1/00

【発明者】

【住所又は居所】

長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】

佐藤 充

【発明者】

【住所又は居所】

長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】

森 義明

【特許出願人】

【識別番号】

000002369

【氏名又は名称】

セイコーエプソン株式会社

【代理人】

【識別番号】

100091306

【弁理士】

【氏名又は名称】

村上 友一

【選任した代理人】

【識別番号】

100086922

【弁理士】

【氏名又は名称】 大久保 操

【手数料の表示】

【予納台帳番号】

002196

【納付金額】

21,000円



【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要



【書類名】 明細書

【発明の名称】 パターン形成方法およびこの方法により製造された半導体装置

【特許請求の範囲】

【請求項1】 ワークの表面に有機膜を設ける工程と、前記有機膜に所定パターンの凹部を形成する工程と、前記凹部を無機材料によって埋める工程と、前記凹部の内部以外の前記無機材料を除去する工程と、前記有機膜を除去して無機材料からなるパターンを残す工程とを有することを特徴とするパターン形成方法

【請求項2】 前記無機材料による凹部を埋める工程は、前記無機材料を含む溶液を塗布して行うことを特徴とする請求項1に記載のパターン形成方法。

【請求項3】 前記無機材料は、液体または液体と気体の混合状態からなることを特徴とする請求項2に記載のパターン形成方法。

【請求項4】 前記無機材料の塗布は、スピンコートによって行われることを特徴とする請求項2または請求項3に記載のパターン形成方法。

【請求項5】 前記無機材料の塗布は、吹き付けによって行われることを特徴とする請求項2または請求項3に記載のパターン形成方法。

【請求項6】 前記凹部の内部以外の前記無機材料を除去する工程は、エッチング液の塗布にて行われることを特徴とする請求項1に記載のパターン形成方法。

【請求項7】 前記エッチング液は、液体または液体と気体の混合状態からなることを特徴とする請求項6に記載のパターン形成方法。

【請求項8】 前記エッチング液の塗布は、スピンエッチによって行われる ことを特徴とする請求項6または請求項7に記載のパターン形成方法。

【請求項9】 前記エッチング液の塗布は、吹き付けによって行われることを特徴とする請求項6または請求項7に記載のパターン形成方法。

【請求項10】 前記凹部の内部以外の前記無機材料を除去する工程は、C MPにて行われることを特徴とする請求項1に記載のパターン形成方法。

【請求項11】 前記有機膜を大気圧プラズマによって除去することを特徴



をする請求項1に記載のパターン形成方法。

【請求項12】 請求項1乃至請求項11記載のパターン形成方法によって 製造されたことを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体デバイスや液晶デバイス、あるいはその他薄膜積層を有する素子デバイスの製造分野や、高密度実装分野に係り、特にデバイス類の製造の際に減圧環境を必要とせず大気圧の近傍で製造を行うことができるパターン形成方法およびこの方法により製造された半導体装置に関する。

[0002]

【従来の技術】

従来、半導体装置を製造する際には、ウェハ基板の表面に素子を形成した後、 これら素子の上層側に配線パターンを形成するようにしている。

図10および図11は、従来のパターニング工程を示す工程図である。同図(1)に示すような半導体ウェハ1の表面に例えば配線を形成するためには、図示しない絶縁膜が形成された半導体ウェハ1の表面に同図(2)に示すようにプラズマCVDを行い、配線層2をその上層に形成する。なお当該配線層2の形成はスパッタリングによって形成してもよい。

[0003]

このように半導体ウェハ1の上層に配線層2を形成した後は、当該配線層2の 上層にフォトレジストを塗布しレジスト膜を形成し、これを感光工程、フォトエッチング工程へと導入し、同図(3)に示すようにパターンニングされたレジスト膜3を形成する。

[0004]

そして図11(1)に示すように、半導体ウェハ1をドライエッチング工程に 導入し、レジスト膜3をマスクとして配線層2のエッチングを行う。この状態を 同図(2)に示す。こうしてレジスト膜3の下層のみに配線層2を残した後は、 溶剤によって前記配線層2の上層に位置するレジスト膜3の除去を行う。



このような工程を経れば、半導体ウェハ1の表面に配線を形成することができる。

[0005]

【発明が解決しようとする課題】

しかし上述した製造プロセスおよびこのプロセスにより製造された半導体装置 では以下に示すような問題点があった。

すなわち従来の工程は、そのほとんどが真空状態(減圧環境)で行われていることから、これら製造工程では真空処理設備が不可欠である。そしてこれら真空処理設備では、その処理を行うにあたり周辺の排気や冷却水等の基礎設備関連を含めた消費エネルギが莫大になっており、製造工程に必要なエネルギの6割以上を占めてるという問題があった。

[0006]

また絶縁膜の形成等に使用されるCVD装置などでは、そのチャンバ内に付着した反応生成物をクリーニングするため、CHF3やCF4といった温暖化係数の高いPFCをガスを使用する必要があった。そしてこれらPFCガスは、エッチングにも使用され、この使用量が膨大になれば、環境問題に発展するおそれがあった。すなわちPFCガスはクリーニング、エッチングという別々の目的で使用されており、その目的は異なるものの除去するということでは一致している。

[0007]

なお消費エネルギの増加は、真空処理設備の次の構成要素が要因であると考えられる。大気圧の環境から真空状態にワークを搬送させるためのチャンバーロードロックや、処理室を真空にするための複数のドライポンプやターボポンプ。またスループットを向上させるためのチャンバの複数化によって生じるフットプリントの増大、それに伴うクリーンルーム面積の増大。またそれを維持する基礎設備の増加等が挙げられる。

[0008]

本発明は、上記従来の問題点に着目し、パターンニングを行う際の製造設備の エネルギ低減を行うことができるとともに、PFCガスフリーを達成することの できるパターン形成方法および半導体装置を提供することを目的とする。



[0009]

【課題を解決するための手段】

本発明は、従来のマスク下の下地をエッチングで除去するという手法から、マスクパターンによって形成された溝や穴からなる凹部を埋めるといった手法に転換すれば、埋め込む部材を液相状態で簡単に塗布することができ、大気圧下で処理することができるという知見に基づいたものである。

[0010]

すなわち請求項1に係るパターン形成方法は、ワークの表面に有機膜を設ける工程と、前記有機膜に所定パターンの凹部を形成する工程と、前記凹部を無機材料によって埋める工程と、前記凹部の内部以外の前記無機材料を除去する工程と、前記有機膜を除去して無機材料からなるパターンを残す工程とを有することを特徴としている。請求項1に記載のパターン形成方法によれば、上述した各工程が、全て大気圧または大気圧近傍の環境でおこなうことができる。このため真空設備を設ける必要がなく、当該設備を稼働させるためのエネルギを削減することが可能になる。さらにワーク表面に形成されたものを除去するという工程から凹部につける/埋めるといった工程に転換したことから、従来の除去に用いられていたPFCガスの使用を無くすることができる。

[0011]

また請求項2に係るパターン形成方法は、前記無機材料による凹部を埋める工程は、前記無機材料を含む溶液を塗布して行うことを特徴としている。請求項2 に記載のパターン形成方法によれば、前記無機材料は流動性を有することから凹部にも確実に進入し、有機膜を確実に覆うことが可能になる。

[0012]

請求項3に係るパターン形成方法は、前記無機材料は、液体または液体と気体 の混合状態からなることを特徴としている。請求項3に記載のパターン形成方法 によれば、大気圧にてワークに対し容易に塗布をおこなうことができる。また気 液混合の形態とすれば、添加ガス等により形成する膜の組成の改質等を自在にお こなうことが可能になる。

[0013]



そして請求項4に記載のパターン形成方法は、前記無機材料の塗布は、スピンコートによって行われることを特徴としている。請求項4に記載のパターン形成方法によれば、遠心力にてワークの表面に均一に無機材料を塗布することができ、さらに凹部にも前記無機材料を確実に行き渡らせることが可能になる。

[0014]

請求項5に記載のパターン形成方法は、前記無機材料の塗布は、吹き付けによって行われることを特徴としている。請求項5に記載のパターン形成方法によれば、任意の圧力で無機材料を有機膜の上層に吹き付けることから、凹部にも前記圧力によって無機材料を確実に充填させることができる。

[0015]

請求項6に記載のパターン形成方法は、前記凹部の内部以外の前記無機材料を除去する工程は、エッチング液の塗布にて行われることを特徴としている。請求項6に記載のパターン形成方法によれば、エッチング液は、流動性を有することから無機材料全面に容易に広がらせることができ、前記無機材料の全面でエッチングを確実に行わせることができる。

[0016]

請求項7に記載のパターン形成方法は、前記エッチング液は、液体または液体 と気体の混合状態からなることを特徴としている。請求項7に記載のパターン形 成方法によれば、大気圧にてワークに対し容易に塗布をおこなうことができる。 また気液混合の形態とすれば、添加ガス等により形成する膜の組成の改質等を自 在におこなうことが可能になる。

[0017]

請求項8に記載のパターン形成方法は、前記エッチング液の塗布は、スピンエッチによって行われることを特徴としている。請求項8に記載のパターン形成方法によれば、遠心力にてワークの表面に均一にエッチング液を塗布することが可能になり、エッチング速度の均一化を図ることができる。

[0018]

請求項9に記載のパターン形成方法は、前記エッチング液の塗布は、吹き付け によって行われることを特徴としている。請求項9に記載のパターン形成方法に



よれば、任意の圧力でエッチング液を無機材料の上層に吹き付けることから、前 記無機材料の全面にたいしてエッチング液を確実に塗布させることができ、エッ チング工程を確実に行わせることができる。

[0019]

請求項10に記載のパターン形成方法は、前記凹部の内部以外の前記無機材料を除去する工程は、CMPにて行われることを特徴としている。請求項10に記載のパターン形成方法によれば、均一に無機材料の除去が行えるとともに、真空設備を設けることなく、大気圧のもとで有機膜を除去することができるので、前記真空設備を稼働させるだけのエネルギの削減を達成することが可能になる。

[0020]

請求項11に記載のパターン形成方法は、前記有機膜を大気圧プラズマによって除去することを特徴としている。請求項11に記載のパターン形成方法によれば、真空設備を設けることなく、大気圧のもとで有機膜を除去することができるので、前記真空設備を稼働させるだけのエネルギの削減を達成することができる

[0021]

請求項12に記載の半導体装置は、上記のパターン形成方法によって製造されたことを特徴としている。請求項12に記載の半導体装置によれば、上述の効果を有する半導体装置を供給することができる。

[0022]

【発明の実施の形態】

以下に本実施の形態に係るパターン形成方法に好適な具体的実施の形態を図面 を参照して詳細に説明する。

図1および図2は、本実施の形態に係るパターン形成方法を半導体ウェハに適用した場合の製造工程説明図である。

[0023]

本実施の形態に係るパターン形成方法をワークとなる半導体ウェハに適用する と、まず図1(1)に示すような半導体ウェハ10の表面12に、例えば配線1 4(図2を参照)するためには、同図(2)に示すように、まず有機材となるフ



オトレジストを表面12に塗布し、有機膜となるフォトレジスト膜16を形成する。そしてフォトレジスト膜16を形成した後は、その上方より図示しないマスクを介して、前記フォトレジスト膜16の表面に配線14のパターンを感光させ(露光工程)、その後、現像を行い、フォトレジスト膜16の表面に凹部となる溝18を形成する。なお当該溝18の幅は、配線14と同様の幅に設定されている。

[0024]

こうしてフォトレジスト膜16に表面12が露出するよう溝18を形成した後は、同図(3)に示すように、溝18を埋めるとともに、フォトレジスト膜16の上方に液状の無機導電材料を塗布し、これを固まらせることで無機導電膜20を形成する。なおフォトレジスト膜16を覆うように無機導電材料を塗布するには、スピンコート法を用いるのが望ましい。すなわち半導体ウェハ10を回転させ、この回転中の半導体ウェハ10の回転中央部に無機導電材料をたらせば、当該無機導電材料は、遠心力によって半導体ウェハ10の外方へと広がり、表面上に均一な無機導電膜20を形成することができる。

[0025]

そして無機導電膜20をフォトレジスト膜16の上層に形成した後は、図2(1)に示すように、大気圧のもとでエッチング液または気液混合状態にあるエッチング液を塗布し、無機導電膜20のエッチングを行うようにすればよい。そして無機導電膜20のエッチングには、スピンエッチングを用いることが望ましく、これを用いるようにすれば、エッチング液を均一に無機導電膜20の表面に塗布することが可能になり、無機導電膜20のエッチングの進行を均一にすることができるのである。なおエッチングは時間管理によって行うようにしており、無機導電膜20が溝18だけに残るまで、すなわち無機導電膜20がフォトレジスト膜16の表面から除去されるまで行われる。なお本実施の形態では、この無機導電膜20の除去をスピンエッチングによって行うこととしたが、この形態に限定されることもなく、他の方法、例えばCMPなどによって行うようにしてもよい。そして無機導電膜20の除去をCMPによって行うようにしてもよい。そして無機導電膜20の除去をCMPによって行うようにしても、スピンエッチングと同様、大気中での除去ができるとともに、CMPでは溝18に入り込

んだ無機導電膜20の天井部分を平坦にすることが可能になる。

[0026]

このように無機導電膜20が滞18だけに残るまでエッチングを行った後は、 図示しない大気圧プラズマ装置に半導体ウェハ10を導入し、当該半導体ウェハ 10の表面12に形成されるフォトレジスト膜16を除去すればよい。こうして フォトレジスト膜16の除去を行うと、半導体ウェハ10の表面12に無機導電 膜20からなる配線14を形成することができる。また従来の製造工程の様にド ライエッチングやチャンバ内のクリーニングが必要ないことから、温暖化係数の 高いPFCガスを使わずとも製造を行うことが可能になる。

[0027]

発明者は、半導体素子における素子間分離の方法や、FETのゲート電極の形成工程や、配線層間のコンタクト形成工程等に本実施の形態に係るパターン形成方法を適用した例を考案した。以下に実施例として上述した3つの例の手順を説明する。なお上述したパターン形成方法と共通する箇所については、その説明を省略する。

[0028]

《実施例1》

図3と図4は、本実施の形態に係るパターン形成方法を半導体素子における素 子間分離の方法に適用した場合の製造工程説明図である。

半導体ウェハにおいては、半導体素子が形成されている素子領域24A、24B、24Cの間に絶縁パターンを形成し素子間分離をなし、これら素子領域24A、24B、24Cの間に短絡等が生じるのを防止する必要がある。そして素子間分離用となる絶縁パターン26を形成するには、まず図3(1)に示すように、基板表面25にフォトレジストを塗布し、フォトレジスト膜27を形成した後、絶縁パターン26の形成用となるマスクを介して露光、現像、エッチングとを行い、素子領域24A、24B、24Cの間に基板表面25が露出する溝28を形成する。

[0029]

そして当該溝28が形成された半導体ウェハをスピンコート工程に導入し、そ

の表面に溝28を埋めるよう液状からなる絶縁材料の塗布を行い、絶縁層30を 形成する。この状態を同図(2)に示す。こうして絶縁層30を形成した後は、 同図(3)に示すようにスピンエッチング工程によってフォトレジスト膜27が 露出するまでエッチングを行い、その後、図4(1)に示すように大気圧プラズ マ装置によって前記フォトレジスト膜27の除去を行う。

[0030]

こうしてフォトレジスト膜27の除去を行った後は、スピンコート工程に半導体ウェハを導入し、絶縁層30からなる絶縁パターン26の上層にシリコン層32を形成する。そしてシリコン層32を形成した後は、再びスピンエッチング工程に半導体ウェハを導入し、その最上層の表面に絶縁パターン26が露出するまでシリコン層32をエッチングする。

[0031]

《実施例2》

図5と図6は、本実施の形態に係るパターン形成方法をFETのゲート電極の 形成工程に適用した場合の製造工程説明図である。

図5 (1)に示すように、半導体ウェハ34の表面には、シリコン酸化膜が形成されているとともに、MOS-FETを構成するソース電極とドレイン電極とが形成されている(ともに図示せず)。そしてこれらソース電極とドレイン電極との間にゲート電極40を形成するには、同図(2)に示すように、基板表面42にフォトレジストを塗布し、フォトレジスト膜44を形成した後、ゲート電極40の形成用となるマスクを介して露光、現像、エッチングとを行い、基板表面42が露出する溝46を形成する。なお当該溝46の幅はゲート電極40の幅と同一となっている。

[0032]

そして当該溝46が形成された半導体ウェハ34をスピンコート工程に導入し、その表面に溝46を埋めるよう液状からなる無機導電材料の塗布を行い、無機 導電膜48を形成する。この状態を同図(3)に示す。

[0033]

こうして無機導電膜48を形成した後は、図6(1)に示すようにスピンエッ

チング工程によってフォトレジスト膜44が露出するまでエッチングを行い、その後、同図(2)に示すように大気圧プラズマ装置によって前記フォトレジスト膜44の除去を行えば、基板表面42に形成された酸化膜(Si〇₂)の表面にゲート電極40を形成することができる。

[0034]

《実施例3》

図7、図8、図9は、本実施の形態に係るパターン形成方法を配線層間のコンタクト形成工程に適用した場合の製造工程説明図である。

図7 (1)に示すように半導体ウェハ50には、素子間分離をなす一対の絶縁パターン52が設けられており、これら絶縁パターン52にて素子間分離をなすようにしている。またこれら絶縁パターン52のほぼ中央部にはMOSーFETを構成するゲート電極54が設けられている。そしてこのMOSーFETの上側に配線パターンを形成し、前記MOSーFETを構成するソース電極(図示せず)、ドレイン電極(図示せず)、ゲート電極54との接続を図るには、まず絶縁パターン52、およびゲート電極54を覆うようにフォトレジストを塗布し、フォトレジスト膜58を形成する。そして当該フォトレジスト膜58を形成した後、コンタクトホール60の形成用となるマスクを介して露光、現像、エッチングとを行い、素子表面が露出するコンタクトホール60を形成する。

[0035]

そしてコンタクトホール60の形成後は、同図(2)に示すように、タングステンを堆積させ、コンタクトホール60内にタングステン62を充填させる。そして同図(3)に示すように、フォトレジスト膜58の表面に形成されたタングステン62をスピンエッチングまたはCMPによって除去した後は、他のエッチング液を用いたスピンエッチングあるいは大気圧プラズマによってフォトレジスト膜58を除去し、素子領域56の表面から、コンタクトホール60内に充填されたタングステン62が突出した形態にする。この状態を図8(1)に示す。

[0036]

このようにタングステン62を素子領域56から突出させた後は、液状からなる絶縁材料の塗布を行い、絶縁層64を形成するとともに、同図(2)に示すよ

うにスピンエッチング工程によってタングステン62がその表面に露出するまで エッチングを行う。

[0037]

そしてタングステン62が露出するまでエッチングを行った後は、再びフォトレジストを表面に塗布し、フォトレジスト膜66を形成する。そして当該フォトレジスト膜66を形成した後、アルミ配線74の形成用となるマスクを介して露光、現像、エッチングとを行い、同図(3)に示すように絶縁膜64が露出する溝70を形成する。

[0038]

このように溝70を形成した後は、図9(1)に示すように前記溝70を埋めるようアルミ層72を形成し、その後は、当該アルミ層72が溝70に残るまでエッチングを行うとともに、大気圧プラズマ工程によってフォトレジスト膜66を除去すれば、同図(2)に示すように絶縁膜64の表層にアルミ配線74を形成することができる。

[0039]

【発明の効果】

以上説明したように、本発明に係るパターン形成方法によれば、ワークの表面に有機膜を設ける工程と、前記有機膜に所定パターンの凹部を形成する工程と、前記凹部を無機材料によって埋める工程と、前記凹部の内部以外の前記無機材料を除去する工程と、前記有機膜を除去して無機材料からなるパターンを残す工程とを有することから、パターンニングを行う際の製造設備のエネルギ低減を行うことができるとともに、PFCガスフリーを達成することが可能になる。

【図面の簡単な説明】

【図1】

本実施の形態に係るパターン形成方法を半導体ウェハに適用した場合の製造工 程説明図である。

【図2】

本実施の形態に係るパターン形成方法を半導体ウェハに適用した場合の製造工 程説明図である。

【図3】

本実施の形態に係るパターン形成方法を半導体素子における素子間分離の方法 に適用した場合の製造工程説明図である。

【図4】

本実施の形態に係るパターン形成方法を半導体素子における素子間分離の方法に適用した場合の製造工程説明図である。

【図5】

本実施の形態に係るパターン形成方法をFETのゲート電極の形成工程に適用 した場合の製造工程説明図である。

【図6】

本実施の形態に係るパターン形成方法をFETのゲート電極の形成工程に適用 した場合の製造工程説明図である。

【図7】

本実施の形態に係るパターン形成方法を配線層間のコンタクト形成工程に適用した場合の製造工程説明図である。

【図8】

本実施の形態に係るパターン形成方法を配線層間のコンタクト形成工程に適用した場合の製造工程説明図である。

【図9】

本実施の形態に係るパターン形成方法を配線層間のコンタクト形成工程に適用した場合の製造工程説明図である。

【図10】

従来のパターニング工程を示す工程図である。

【図11】

従来のパターニング工程を示す工程図である。

【符号の説明】

- 1 ………半導体ウェハ、2 ………配線層、3 ………レジスト膜、
- 10……半導体ウェハ、12……表面、14……配線、
- 16……フォトレジスト膜、18……溝、20……無機導電膜、


特2000-390166


- 24 (24A、24B、24C) ……素子領域、25……基板表面、
- 26……絶縁パターン、27……フォトレジスト膜、28……溝、
- 30……絶縁層、32……シリコン層、34……半導体ウェハ、
- 40……ゲート電極、42……基板表面、44……フォトレジスト膜、
- 46……溝、48……無機導電膜、50……半導体ウェハ、
- 52 ……・絶縁パターン、54 ……・ゲート電極、
- 58………フォトレジスト膜、60……コンタクトホール、
- 62………タングステン、64……絶縁層、66………フォトレジスト膜、
- 70……溝、72……アルミ層、74……アルミ配線


【書類名】

図面


【図1】










【図2】










【図3】










【図4】





















【図6】







【図7】









【図8】









[図9]






(2)











(2)




(3)











(2)



(3)



特2000-390166

【書類名】

要約書

【要約】

【課題】 パターンニングを行う際の製造設備のエネルギ低減を行うことができるとともに、PFCガスフリーを達成することのできるパターン形成方法を提供する。

【解決手段】 半導体ウェハ10の表面12にフォトレジストを塗布しフォトレジスト膜16を形成した後、このフォトレジスト膜16にエッチングを施して溝18を形成する。そして溝18を埋めるよう無機導電膜20を形成した後、前記溝18だけに無機導電膜20が残るまで、エッチングを行い無機導電膜20を除去する。その後はフォトレジスト膜16を除去することで、前記半導体ウェハ10の表面12に無機導電膜20からなる配線14を形成することが可能になる。

【選択図】 図1

特2000-390166

出願人履歴情報

識別番号

[000002369]

1. 変更年月日

1990年 8月20日

[変更理由]

新規登録

住 所

東京都新宿区西新宿2丁目4番1号

氏 名

セイコーエプソン株式会社